ESD BASICS

---

1. L' elettrostatica nei processi produttivi
In ambito industriale, fino a pochi anni fa i principali problemi ESD "ELECTROSTATIC DISCHARGE" erano legati infatti ad aspetti di sicurezza ed erano determinati soprattutto da:

* Il tipo di prodotto gestito (gas, infiammabili, derivati dal petrolio movimentati via mare/terra)
* Il combustibile utilizzato (fasi di manutenzione, rifornimento).

La tematica era inoltre considerata nel settore tessile, in quello della lavorazione di materie plastiche ma anche in in sede di progetto di alcuni mezzi di trasporto nell' ambito del settore aeronautico. Tali veicoli infatti sono sviluppati e realizzati per essere protetti da eventi ESD impoderabili quali l' impatto con un fulmine e pertanto oltre a essere realizzati per non subire danni che possano compromettere in maniera pesante il loro funzionamento debbono agire come gabbia di Faraday per tutelare la sicurezza al loro interno. In questo ultimo caso, l' evento ESD è indipendente dal processo e non può essere associato ad una causa determinata da un errore umano; negli altri casi invece è fondamentale evitare l'attrazione di materiale (desing 7 maintenance) oppure il possibile innesco (scintilla) quando in presenza sia di combustibile che di comburente.
Per controllare il possibile innesco , la differenza di potenziale tra i corpi presenti all' interno di un ciclo deve essere inferiore a 3-5 KV. Sopra tale soglia infatti, è possibile generare una scintilla soprattutto se nelle zone operative sono presenti parti metalliche e/o indumenti sintetici (brush discharge).

2. L' evoluzione tecnologica
I problemi ESD si sono affacciati prepotentemente nel settore elettronico tra gli anni 60 e 70 e sono divenuti sempre più critici in funzione delle dimensioni dei microcircuiti; inizialmente le aree impattate erano quelle militari, areonautiche e quelle coivolte nella produzione e test degli elaboratori. Successivamente con la presenza di apparati elettronici in quasi tutte le aree industriali e non, gli impatti negativi si sono diffusi a macchia d'olio fino a coinvolgere anche settori di largo consumo richiedendo particolari precauzioni nelle fasi di assiematura e manipolazione nonchè nelle fasi di progettazione e movimentazione.

I componenti elettronici attualmente impiegati, a causa delle loro dimensioni sempre più contenute, sono esposti ad eventi ESD (vedi tabella 2) dell' ordine di qualche centinaio di volt (CLASSE ZERO - VEDI TABELLA 0); normalmente l' uomo, attraverso i propri sensi, non è in grado di avvertire potenziali ESD di tale entità ed è pertanto portato ad ignorare o a sottovalutare il problema all' interno di molti cicli produttivi. La percezione umana di un evento ESD attraverso i sensi infatti si manifesta nel seguente modo:

Differenza di Potenziale	Livello di sensibilità umana
3000 volt	TATTO
5000 volt	UDITO
10000 volt	VISTA

Class	Voltage Range
0	<250
1A	250 to <500
1B	500 to <1000
1C	1000 to <2000
2	2000 to <4000
3A	4000 to <8000
3B	> o = 8000

TABELLA 0 -HBM ESDS Component Classification REF EOS/ESD STM 5.1 - 1998

EVENTO	UR% : 10-20%	UR% : 65-90%
Camminando su tappeto	35.000 volt	1.500 volt
Camminando su pavimento in vinile	12.000 volt	250 volt
Operatore al banco	6.000 volt	100 volt
Buste in vinile con istruzioni di lavoro	7.000 volt	600 volt
Borsa in plastica tolta da banco	20.000 volt	1.200 volt
Sedia isolante	18.000 volt	1.500 volt
Impiego di ventosa isolante	>20.000 volt	1.500 volt

Tab. 1. : Tipici valori ESD di processi produttivi in funzione della umidità relativa (UR%)

TIPO DI COMPONENTE	SOGLIE DI SENSIBILITA'
VMOS	30 - 180 volt
MOSFET	100 - 200 volt
EPROM	100 volt
JFET	140 - 7000 volt
CMOS	250 - 3000 volt
BI-POLAR TRANSISTOR	380 - 7000 volt
SCHOTTKY DIODES	300 - 2500 volt
SCHOTTKY TTL	1000 - 2500 volt
FILM RES. (thin)	300 - 3000 volt

Tab. 2. : Tipiche soglie di sensibilità di componenti sensibili a ESD impiegati in assiemature elettroniche.

3. Sistemi di protezione
Dalla analisi delle tabelle 1 e 2 è evidente il livello di rischio cui sono esposti i componenti nelle fasi operative e di movimentazione; si sottolinea il fatto che gli stessi siano esposti ad eventi ESD indipendentemente dal grado di assiematura e di conseguenza sono necessarie particolari precauzioni a livello di :

* Componente singolo
* Componente montato su scheda
* Sub-assieme ed assieme elettronico
* Prodotto finito

E' fondamentale pertanto una gestione appropriata sia nelle fasi di progettazione, che in quelle produttive e di assistenza sul campo (manutenzione - riparazione - sostituzione). La copertura da eventi ESD che possono interferire sulla affidabilità dei prodotti si ottiene applicando due concetti fondamentali:

* Maneggiare ed operare su parti ESD sensitive all' interno di EPA
* Proteggere i prodotti ESD sensitive in imballi adeguati

3.1. ESD Protected Area (EPA)
Per area protetta si intende una zona operativa completamente libera da campi elettrostatici che possano interferire sulla affidabilità dei componenti maneggiati. A tal proposito le normative vigenti suggeriscono un campo elettrostatico massimo di 100 V/cm mentre per componenti avente soglia di sensibilità ESD inferiore a 100 V è suggeribile un valore massimo del 50% della soglia stessa in tutte le zone intime/prossime alle parti ESDs. La protezione da campi elettrostatici all' interno dell'EPA si ottiene attraverso:

* Collegamento a terra di tutti i materiali conduttivi/statico dissipativi incluso il personale (concetto di equipotenziale).

* neutralizzazione delle cariche elettrostatiche residenti sui materiali isolanti attraverso ionizzazione-schermatura.

Si sottolinea inoltre l' importanza delle attività' di monitoraggio (allo scopo di verificare eventuali degradazioni - problemi di affidabilità'), di audit / self review e soprattutto l' importanza della progettazione dell' EPA in funzione del tipo di processo e di eventuali applicazioni atipiche quali: EPA a bassa umidità', EPA ad alta tensione, Camere bianche.

3.2. Imballo protetto
Gli imballi ESD debbono evidenziare proprietà' antistatiche all' interno dell' EPA (conduttivi/statico dissipativi) e debbono essere schermati per impiego all' esterno di EPA.Normalmente la schermatura si ottiene con prodotti multi strato (layer interno metallico). L' uso di imballi ESD è sempre necessario indipendentemente dal livello di assiematura. Ne consegue che anche un prodotto finito deve essere protetto; normalmente in questi casi l' attenzione maggiore è rivolta alle zone più' vulnerabili (ex connettori).
Si rammenta che prodotti finiti debbono progettati in modo opportuno al fine di garantire adeguata protezione da scariche elettrostatiche "ESD Compatibility Test".
Tra gli elementi particolarmente critici l' errore umano il quale può influenzare i maniera pesante il ritorno sull' investimento e a tal proposito si sottolinea l'importanza della formazione unita ad una costante disciplina. In relazione alla scelta dei materiali è fondamentale verificare il loro funzionamento nelle condizioni maggiormente critiche in applicazione (UR: 20% per prodotti da impiegare in EPA - UR: 12% per imballi).

4. Tipologia dei difetti
I danni legati ad eventi elettrostatici (EOS - ELECTRICAL OVER STRESS) infatti sono particolarmente critici a causa della loro natura poiché nella maggior parte dei casi si evidenziano presso i clienti.
Quanto sopra e' possibile poiche' su alcuni componenti , anche ai giorni nostri, il 90% di difetti ESD si manifesta a livello di degradazione del dielettrico (guasto ESD - fig. 1) ; nella maggior parte dei casi gli stessi non sono assolutamente filtrabili attraverso il collaudo in quanto i test funzionali di schede / prodotti non sono quasi mai in grado di evidenziare eventuali "current leakage". I difetti ESD che si manifestano a tempo zero "HARD FAILURE" sono invece guasti EOL "ELECTRICAL OVER LOAD - fig. 2" ed in questo caso si evidenziano attraverso cortocircuiti e/o fusioni delle piste.

Fig. 1 : ESD degenerato in EOL su CMOS 4L

Attualmente l' impiego di superfici realizzate con materiali statico dissipativi (resistenze superficiali >10 < 10 ohm) in alternativa a superfici metalliche ha ridotto i difetti EOL limitando la visibilità e soprattutto l' entità del problema nelle fasi di processo.

Fig. 2 : EOL su flip chip su CMOS 2

L' evidenza dei guasti ESD è quindi visibile attraverso "Failure Analysis" dedicate le quali purtroppo, soprattutto nel recente passato ed in buona parte delle applicazioni elettroniche, non venivano condotte in maniera adeguata e sistematica (Si citano a tal proposito i dati ottenuti attraverso i questionari compilati dai rappresentanti di circa 130 enti - aziende intervenute ai primi due Convegni Nazionali ESD del 1994 e realizzati presso IBM Vimercate e Ministero Poste e Telecomunicazioni in Roma) . I risultati evidenziano che solo il 4% delle aziende presenti eseguiva analisi sistematiche sui pezzi rimossi.

5. Stato ed evoluzione delle normative
L'evoluzione degli scenari industriali ed economici con il conseguente ampliamento dei mercati che da situazioni di copertura regionale e locale si muovono verso una copertura internazionale, ha generato alla fine degli anni 80 l' esigenza di realizzare un linguaggio comune; anche per l'elettrostatica si e' migrati da normative a valenza nazionale, a normative aventi valenza continentale (ex EN 100015/1 - Protezione dei componenti sensibili a scariche elettrostatiche ESDs Parte 1 requisiti generali- 1991) fino ad approdare a normative internazionali:IEC 61340-5-1. Protection of electronic devices from electrostatic phenomena - General requirements - 1998 e IEC 61340-5-2. Protection of electronic devices from electrostatic phenomena - Guide - 1999, attualmente in revisione dal IEC 101 - Da citare anche la normativa ANSI s.20.20 che definisce i criteri da adotare per la realizzazione di un programma di protezione da ESD..

Nei primi anni la tematica era gestita da un gruppo di lavoro congiunto tra i Comitati Tecnici: TC 47 "Semiconductor devices" e TC 15 "insulative materials"; nel 1995/96 e' stato realizzato un Comitato Tecnico a livello IEC "International Electrotechnical Commission" che si occupa di elettrostatica (TC 101 - Electrostatic) ed ove si opera nella realizzazione di normative legate a diverse applicazioni inclusa quella elettronica. Anche a livello nazionale il CEI "Comitato Elettrotecnico Italiano" ha costituito un comitato tecnico "CT 101" che si occupa di analisi, revisione e realizzazione di norme ed ha partecipato attraverso il supporto di delegati IEC a diverse attivita' di "Round Robin Test" per la realizzazione di metodi di prova.

Tra le attività di rilievo in ambito nazionale la realizzazione di una guida CEI alla normativa EN100015/1 del 1994 e la recente guida a IEC 61340-5-1 CEI 101 del 2001.

Torna all'inizio della pagina